Rentang keluaran, bandwidth, dan slew rate merupakan batas terpisah

Mulai dengan wilayah DC yang diizinkan

Rentang catu, rentang common-mode masukan, ayunan keluaran, arus keluaran, dan persyaratan kestabilan op-amp merupakan spesifikasi terpisah. “Rail-to-rail” memerlukan kondisi datasheet dan tidak menyiratkan jarak nol dari kedua rel pada sembarang beban. Dalam contoh pendidikan ini, asumsikan catu 3.3 V dan keluaran yang dapat digunakan 0.2–3.1 V. Dengan Vref = 1.65 V dan penguatan 11, simpangan keluaran simetris maksimum 1.45 V, yang setara dengan sekitar 131.818 mV pada masukan.

Bandwidth sinyal kecil

Untuk op-amp umpan balik tegangan yang terkompensasi sesuai dan kira-kira satu pole, perkirakan bandwidth loop tertutup sebagai GBW dibagi penguatan derau. GBW 1 MHz dan penguatan derau 11 memberi sekitar 90.909 kHz. Ini pendekatan, bukan aturan universal untuk penguat umpan balik arus atau penguat tanpa kompensasi penuh. Penguatan sinyal pembalik −10 memiliki penguatan derau 11, sehingga menggunakan 10 untuk perkiraan itu salah.

Pada 10 kHz, tahap loop tertutup satu pole dengan bandwidth 90.909 kHz mempertahankan sekitar 0.9940 dari penguatan frekuensi rendah dan memiliki ketertinggalan fase sekitar −6.28°. Pole tambahan, beban kapasitif, dan tata letak dapat mengubah hasil. Verifikasi panduan kestabilan perangkat sebenarnya.

Kecepatan sinyal besar

Keluaran sinusoidal dengan amplitudo puncak Vp membutuhkan kemiringan maksimum $2\pi fV_p$. Pada Vp = 1 V dan f = 10 kHz, nilainya 0.062832 V/μs. Asumsi slew rate 0.5 V/μs mendukung kemiringan itu, sedangkan 100 kHz membutuhkan 0.628319 V/μs dan melampauinya. Plot AC sinyal kecil tidak mengungkap distorsi sinyal besar akibat slew.

Untuk langkah keluaran 2 V, batas slew yang sama menyiratkan sekurang-kurangnya 4 μs transisi, tidak termasuk penetapan dan dinamika lain. Periksa amplitudo, bandwidth, dan slew rate bersama; kelulusan satu tidak berarti ketiganya lulus. Pembahasan arsitektur TI memberi konteks asumsi di balik hubungan penguatan-bandwidth. Seluruh batas contoh di sini merupakan masukan desain fiktif, bukan spesifikasi komponen bernama.