Altifigence Academy
數位設計免費 · 入門

數位邏輯電路

透過概念與 RTL 實作,學習數位電路如何選擇輸入、儲存狀態及移動資料。

組合與循序邏輯SystemVerilog波形分析
我的學習

您將學到什麼

  • 運用二進位、邏輯閘與布林代數說明組合電路
  • 計算加法器、比較器與有號運算的邊界值
  • 實作 MUX、計數器與移位暫存器並比較波形
  • 運用狀態機、時序限制與驗證計畫完成小型設計

開始之前

概念可直接在瀏覽器閱讀。實作需準備 Digital Design Studio Desktop 專案及執行權限,並提供原始碼與輸入檔案。

安裝與首次啟動 ↗

課程大綱

  1. 數位邏輯基礎
    • 二進位與十六進位概念

      以二進位及十六進位表達相同數值。

    • 邏輯閘與真值表概念

      比較 AND、OR、NOT 與 XOR 的輸出規則。

    • 布林代數與笛摩根定律概念

      確認不同運算式是否產生相同輸出。

    • 解碼器與致能訊號概念

      將二進位位址轉換為一個有效輸出。

  2. 訊號與選擇
    • 位元、訊號與埠概念

      辨識輸入、輸出及單一位元值的意義。

    • 以真值表定義選擇規則概念

      列出所有輸入組合並定義預期輸出。

    • MUX 與觀測暫存器概念

      區分組合輸出與取樣輸出。

  3. 撰寫與執行 RTL
    • 使用條件運算式描述 MUX概念

      在 RTL 連接選擇訊號與資料輸入。

    • MUX 模擬實作實作

      使用提供的原始碼及輸入檔案比較輸出。

  4. 解讀與檢查
    • 輸入變化與取樣時刻概念

      追蹤時脈邊緣前後的 y 與 sampled_y。

    • 能揭露錯誤的測試案例概念

      選擇可揭露選擇反轉及取樣錯誤的案例。

    • MUX 理解測驗理解測驗

      確認對選擇與儲存的理解。

  5. 算術電路與狀態
    • 半加器與全加器概念

      分別計算和與進位,再將它們串接。

    • 有號數值與溢位概念

      將相同位元解讀為無號數與二補數。

    • 比較器與邊界條件概念

      將相等與大小比較連結至邊界測試。

    • 正反器與時脈致能概念

      定義重設、致能及保持的優先順序。

  6. 數值與時間
    • 位元寬度與二進位值概念

      讀取二位元數值及位元位置。

    • 時脈邊緣與狀態概念

      區分輸入變化與暫存器更新。

    • 計數器與同步重設概念

      由先前狀態計算下一狀態。

  7. 更新狀態與實作
    • 以舊值計算新值概念

      解讀非阻塞賦值及重設優先順序。

    • 計數器模擬實作實作

      觀察重設後的遞增與回繞。

  8. 邊界與除錯
    • 最大值之後是什麼?概念

      計算超過暫存器寬度的加法。

    • 診斷重設與計數錯誤概念

      依序檢查初值、重設與第一個邊緣。

    • 計數器理解測驗理解測驗

      確認位元寬度與回繞行為。

  9. 位元與資料流
    • 向量方向與位元索引概念

      讀取 q[2:0] 並辨識切片選取的位置。

    • 依時間讀取序列輸入概念

      將逐位元輸入整理成時間表。

    • 移位暫存器的狀態變化概念

      移動原有位元並插入新輸入。

  10. 串接與實作
    • 切片與串接概念

      追蹤串接位元如何對應至新暫存器。

    • 移位暫存器模擬實作實作

      同步追蹤序列輸入與 q。

  11. 延遲與除錯
    • 追蹤位元到達輸出概念

      計算一個輸入位元通過各階段所需的邊緣數。

    • 檢查方向、重設與輸入順序概念

      以單一位元樣式找出反向連接。

    • 移位暫存器理解測驗理解測驗

      使用更新前的值計算下一狀態。

  12. 連接並驗證電路
    • 組合延遲與時序預算概念

      區分功能模擬與時序驗證。

    • 設計小型狀態機概念

      以轉移表描述狀態、輸入與下一狀態。

    • 驗證計畫與失敗追蹤概念

      定義一般、邊界及重設案例的預期結果。

    • 綜合設計:序列樣式偵測器概念

      設計並檢查偵測 101 樣式的狀態機。

此選擇適用於本瀏覽器,隨時可從頁尾變更。