10 / 24 · Conceito
Latência, taxa de processamento e intervalo de iniciação
Calcule o atraso de uma transação separadamente da taxa sustentada de conclusão.
As aulas podem ser lidas gratuitamente. Inscreva-se para salvar o progresso.
Concluir mais cedo difere de concluir com mais frequência
A latência mede o tempo entre a aceitação de uma entrada e a entrega de sua saída. A taxa de processamento conta as transações entregues por tempo de observação. O intervalo de iniciação, II, é o menor espaçamento em ciclos entre novos inícios. Use ciclos ou nanossegundos para a latência, transações por ciclo ou por segundo para a taxa de processamento e ciclos por transação para II.
Todas as transferências aqui ocorrem nas bordas de subida. Em um pipeline de dois registradores, uma entrada aceita na borda 0 torna-se visível após a borda 1 e é transferida na borda 2. A latência da aceitação à entrega é de dois ciclos. Estágios diferentes tratam simultaneamente transações diferentes, portanto um pipeline cheio e sem pausas entrega um resultado por borda. II=1 não implica latência=1.
| Estrutura | Latência de entrega | II | Taxa sustentada sem pausas |
|---|---|---|---|
| Operador com um registrador | 1 ciclo | 1 | 1 transação/ciclo |
| Pipeline de dois estágios | 2 ciclos | 1 | 1 transação/ciclo |
| Cálculo compartilhado de quatro bordas | Depende do cronograma da interface | Maior que 1 | Menor que 1 transação/ciclo |
Inclua o período de clock ao comparar taxas físicas. Suponha que o trabalho combinacional leve seis nanossegundos e que a sobrecarga dos registradores mais a margem leve 0.5 ns. Um estágio estima um período de 6.5 ns. Estágios equilibrados de três nanossegundos estimam 3.5 ns. Ambos têm II=1, produzindo cerca de 153.8 e 285.7 milhões de transações por segundo. Ainda assim, o atraso de um único item pode aumentar de 6.5 para sete nanossegundos. Esses são cálculos ilustrativos, não medições da temporização de uma implementação.
O estágio mais lento limita o clock. Uma divisão de cinco mais um estima 5.5 ns, pior do que uma divisão equilibrada. Registradores adicionais também acrescentam sobrecarga, roteamento e custos de controle; inspecione a temporização real da implementação.
Para quatro entradas aceitas nas bordas 0 a 3, as saídas são transferidas nas bordas 2 a 5. O preenchimento inicial e o esvaziamento afetam lotes curtos. Especifique a janela de medição. Com pausas, a latência varia por transação, e entradas apresentadas que nunca foram aceitas não contam. Registre separadamente a aceitação de entradas, a entrega de saídas e os ciclos de pausa antes de otimizar um possível gargalo.
Experimente
Para um pipeline de três estágios com II=1 e clock de quatro nanossegundos, encontre a taxa de processamento sustentada e a latência de entrega. Se a primeira entrada for aceita na borda 0, em qual borda a quinta saída será entregue?
Ler a explicação
A taxa de processamento é de 250 milhões de transações por segundo e a latência é de 12 ns. A quinta entrada é aceita na borda 4 e entregue na borda 7, supondo ausência de pausas.