Altifigence Academy
← マイラーニング

RTL設計：データパスとパイプライン

学習目次

学習目次
01数値と算術の契約
式をデータパスの契約に変える概念
ビット幅、符号拡張、オーバーフロー概念
実習：8ビットALUの参照モデル実習
確認：キャリーと符号付きオーバーフロー理解度チェック
02レジスタ転送と制御
クロックエッジでのレジスタ転送を読む概念
FSMで共有リソースをスケジュールする概念
メモリ要求と応答のタイミング契約概念
確認：完了した結果の保持理解度チェック
03パイプラインのタイミングとスループット
パイプラインの境界でトランザクション全体を保持する概念
レイテンシ、スループット、開始間隔概念
実習：2段とバブルを追跡する実習
確認：II=1の意味理解度チェック
04Ready-validフロー制御
受け入れイベントとストール中の安定性概念
1スロットの弾力的レジスタを設計する概念
実習：1024のストールパターンを検査する実習
確認：ストールしたトランザクションを数える理解度チェック
05FIFOとハザードの境界
FIFOの空、満杯、同時転送概念
依存関係、リソースハザード、フォワーディング概念
フラッシュとリセットを通してトランザクション収支を保つ概念
確認：満杯のFIFOでの置き換え理解度チェック
06検証とストリーミング計算器
スコアボードと局所的な不変条件を組み合わせる概念
総合実習：FIFOと2段のストリーミング計算器実習
性能を測り、設計をレビューする概念
最終確認：損失のないストールと排出理解度チェック

選択はこのブラウザに適用されます。フッターからいつでも変更できます。

必須ストレージ

安全なログイン、依頼された学習記録や表示設定、プライバシー選択の保存に使います。

常に有効

広告・分析トラッカーは使いません。選択は180日間保存され、ログインや規約への同意とは別です。