Altifigence Academy

次に学ぶコースを見つけましょう。

コースを見る
01 / デジタル設計無料 · 入門

デジタル論理回路

デジタル信号と AND・OR・XOR などの論理ゲートから始め、組合せ回路、ラッチ・フリップフロップ、カウンタ、状態機械を設計します。真理値表・数式・回路・波形を結び付け、RTL 実習で検証します。選択制の発展編ではデータパスとインターフェースまで広げます。

組合せ論理・順序論理SystemVerilog
コースを見る
02 / デジタル設計無料 · 基礎

RTL設計の基礎

デジタル論理回路で学んだ回路をSystemVerilogで表現します。型・幅・符号、組合せ・順序論理、モジュール・パラメータ・generateを扱い、独立したテストベンチで境界条件や失敗するケースを検証します。最後に周期パルスと累算器を接続し、再現可能な実行記録を完成させます。

SystemVerilogモジュール設計
コースを見る
03 / デジタル設計無料 · 中級

RTL設計:データパスとパイプライン

数値とサイクルの契約を定義し、ALU、コントローラ、パイプライン、ready-validバッファを設計します。実行可能な参照モデルを使う4つの実習で、算術の境界、ストール、FIFO、順序を検証し、ストリーミング演算の総合課題に取り組みます。

データパスパイプライン
コースを見る
04 / AIハードウェア無料 · 上級

RTL設計:シストリックアレイ

符号付きMAC演算、入力のスキュー、処理要素からパラメータ化した行列乗算アレイを構築し、タイリング、フロー制御、エッジごとの厳密な動作を検証します。

行列乗算MAC
コースを見る
05 / AIハードウェア無料 · 上級

RTL設計:CNNアクセラレータ

畳み込みの添字と整数の数値契約を学び、ストリーミングウィンドウ、PEへの割り当て、タイリングへ進みます。値、スケジュール見積もり、通信量を区別し、実行可能な参照モデルと小さな推論経路を検証します。

CNN推論畳み込みと量子化
コースを見る
06 / アナログ設計無料 · 初級から実践へ

アナログ回路設計

低電圧アナログ設計の実践的な基礎を学びます。DC回路網を解き、過渡応答と周波数応答を予測し、トランジスタのバイアス、帰還増幅器、フィルタを設計して、モデルの限界を明示したセンサ信号経路を検証します。

回路解析増幅器
コースを見る

学習の記録

前回の続きから始めましょう。

小さな前進を積み重ねましょう。

PCCX
オープンソースプロジェクト。

ドキュメントと公開リポジトリで設計やコードをご覧ください。

コード、波形、回路基板のある設計作業台

半導体の構造を示す実習ノート

小さな準備で、
よいスタートを。

Digital Design Studioを準備し、最初のプロジェクトを開きましょう。実習には必要なコードと入力ファイルが付いています。

初回起動ガイド Cloudを開く

選択はこのブラウザに適用されます。フッターからいつでも変更できます。