डिजिटल लॉजिक परिपथ
डिजिटल संकेत और AND, OR, XOR जैसे गेटों से शुरू करके संयोजन परिपथ, लैच, फ्लिप-फ्लॉप, काउंटर और अवस्था मशीन बनाएँ। सत्य सारणी, सूत्र, परिपथ और तरंगरूप को सीधे जोड़ें तथा RTL अभ्यास से जाँचें। वैकल्पिक उन्नत पाठ डेटा-पथ और इंटरफ़ेस तक विस्तार करते हैं।
पाठ्यक्रम देखें ↗
RTL डिज़ाइन की बुनियाद
डिजिटल परिपथों को SystemVerilog में लिखें। प्रकार, बिट चौड़ाई, चिह्न, संयोजन और अनुक्रमिक तर्क, मॉड्यूल, पैरामीटर तथा generate सीखें। स्वतंत्र टेस्टबेंच से सीमा और त्रुटियाँ जाँचें, फिर आवर्ती पल्स को संचायक से जोड़कर दोहराए जा सकने वाले परिणाम सुरक्षित करें।
पाठ्यक्रम देखें ↗
RTL डिज़ाइन: डेटापाथ और पाइपलाइन
संख्यात्मक और चक्र संबंधी अनुबंध तय करें, फिर ALU, नियंत्रक, पाइपलाइन और ready-valid बफ़रिंग डिज़ाइन करें। चलाए जा सकने वाले संदर्भ मॉडल की चार प्रयोगशालाएँ स्ट्रीमिंग गणना की समापन परियोजना से पहले अंकगणितीय सीमाओं, स्टॉल, FIFO और क्रम की जाँच करती हैं।
पाठ्यक्रम देखें ↗
RTL डिज़ाइन: सिस्टोलिक सरणियाँ
चिह्नयुक्त MAC अंकगणित, इनपुट समय विस्थापन और प्रसंस्करण तत्वों से पैरामीटर वाली मैट्रिक्स गुणन सरणी बनाएँ, फिर टाइलिंग, प्रवाह नियंत्रण और सटीक किनारा-दर-किनारा व्यवहार सत्यापित करें।
पाठ्यक्रम देखें ↗
RTL डिज़ाइन: CNN त्वरक
कन्वोल्यूशन सूचकांक और पूर्णांक संख्यात्मक अनुबंध सीखें, फिर स्ट्रीमिंग विंडो, PE मैपिंग और टाइलिंग। मान, समयक्रम अनुमान और ट्रैफ़िक अलग रखते हुए चलने वाला संदर्भ तथा छोटा इन्फ़रेंस पथ सत्यापित करें।
पाठ्यक्रम देखें ↗
एनालॉग सर्किट डिज़ाइन
कम वोल्टेज एनालॉग डिज़ाइन की व्यावहारिक नींव बनाएँ: DC नेटवर्क हल करें,क्षणिक और आवृत्ति प्रतिक्रिया अनुमान करें,ट्रांज़िस्टर बायस करें,फ़ीडबैक एम्प्लीफ़ायर और फ़िल्टर डिज़ाइन करें तथा स्पष्ट मॉडल सीमाओं में सेंसर संकेत पथ सत्यापित करें।
पाठ्यक्रम देखें ↗