Altifigence Academy

20 / 20 · Konsep

Tinjauan integrasi RTL dan perluasan

Hubungkan model pembelajaran dengan antarmuka RTL dan bukti verifikasi.

Bagilah tanggung jawab inti dan pembungkus

Inti larik menangani penerusan operand berregister, MAC bertanda, valid/tag, dan advance global. Pembungkus menangani start/clear, dimensi matriks, koordinat tile, pasokan batas dengan jadwal bergeser, pengumpulan hasil bermask, dan jabat tangan keluaran. Definisikan setiap tanggung jawab dengan nama sinyal dan kontrak tepi.

Pembungkus sederhana menggunakan IDLE, CLEAR, RUN, COLLECT, dan SEND. CLEAR menjamin satu tepi inisialisasi sebelum data. RUN memajukan langkah logis nol hingga K+2N−3. Hasil menjadi lengkap tepat setelah tepi RUN terakhir; COLLECT menyalinnya pada tepi berikutnya. Ini menghindari penyalinan akumulator lama pada tepi yang sama dengan pembaruan nonblocking terakhirnya.

Kerjakan contoh latensi integrasi

Untuk N=K=2, clear terjadi pada E−1 dan komputasi pada E0..E3. Asumsikan E4 menyalin empat hasil secara paralel ke penyangga hasil. Keluaran satu hasil per tepi dengan ready selalu true mengirim sembilan belas, dua puluh dua, empat puluh tiga, dan lima puluh pada E5..E8 dalam urutan per baris. Pengukuran dari clear hingga transfer akhir mencakup sepuluh tepi naik E−1..E8, dibandingkan empat tepi komputasi. Pemblokiran keluaran memperpanjang SEND tanpa mengubah nilai yang telah selesai.

Muatan hasil membutuhkan job dan koordinat global serta representasi mentah atau terkuantisasi yang ditetapkan. Jangan kosongkan akumulator hingga hasilnya aman disalin atau diterima. Menumpangtindihkan komputasi berikutnya dengan SEND memerlukan kepemilikan penyangga dan pemisahan pekerjaan.

Tinjau ulang kontrak saat memperluas desain

Pengali berpipeline mengubah pewaktuan akumulasi, tag, dan penyelesaian. Pembagian reduksi memerlukan jumlah parsial yang dipertahankan dan analisis lebar baru. Pekerjaan tumpang tindih memerlukan keadaan akumulasi terpisah. FIFO menyimpan value, valid, dan tag sebagai satu muatan serta membutuhkan pemeriksaan overflow/underflow.

Dokumentasi arsitektur Gemmini menawarkan contoh sumber primer yang melengkapi larik dengan penyimpanan lokal dan pergerakan data. Mesin keadaan dan contoh pewaktuan kita merupakan kontrak pembelajaran yang ditetapkan secara independen.

Serahkan dimensi, lebar, jadwal batas, definisi penyelesaian, kebijakan jeda/reset, urutan keluaran, dan log scoreboard. Pemeriksaan Node membuktikan perilaku model acuan. Simulasi RTL, sintesis, penutupan pewaktuan, dan integrasi produk memerlukan perintah yang benar-benar dijalankan dan bukti tersendiri sebelum dinyatakan berhasil.

Coba sendiri

Dalam contoh integrasi, blokir ready selama dua tepi setelah E6. Apa tepi transfer terakhir dan jumlah tepi pengukuran total?

Baca penjelasan

Tunggu pada E7 dan E8, lalu kirim dua hasil tersisa pada E9 dan E10. Transfer terakhir adalah E10; pengukuran E−1..E10 mencakup dua belas tepi. Komputasi tetap empat tepi E0..E3, dan data yang terblokir harus ditahan.

Pilihan berlaku di peramban ini. Ubah kapan saja di bagian bawah halaman.