Altifigence Academy
← 我的学习

RTL 设计：数据通路与流水线

学习目录

学习目录
01数值与算术约定
将方程转化为数据通路约定概念
位宽、符号扩展与溢出概念
实验：八位 ALU 参考模型实验
检查：进位与有符号溢出测验
02寄存器传送与控制
在时钟沿分析寄存器传送概念
用 FSM 调度共享资源概念
存储器请求与响应的时序约定概念
检查：保持已完成的结果测验
03流水线时序与吞吐率
在流水线边界存储完整事务概念
延迟、吞吐率和启动间隔概念
实验：追踪两级流水线与气泡实验
检查：II=1 的含义测验
04Ready-valid 流量控制
接收事件与停顿期间的稳定性概念
设计单槽弹性寄存器概念
实验：检查 1024 种停顿模式实验
检查：停顿事务的计数测验
05FIFO 与冒险边界
FIFO 空、满与同时传送概念
依赖、资源冒险与转发概念
在清空和复位期间保持事务计数概念
检查：满 FIFO 中的替换测验
06验证与流式计算器
结合记分板与局部不变量概念
综合实验：FIFO 与两级流式计算器实验
测量性能并审查设计概念
最终检查：无损停顿与排空测验

你的选择适用于此浏览器，可随时在页脚更改。

必要存储

支持安全登录、请求的学习记录与显示设置，以及隐私选择。

始终启用

我们不使用广告或分析跟踪器。你的选择保存 180 天，与登录或接受条款无关。