डिजिटल लॉजिक परिपथ

पाठ्यचर्या

1. डिजिटल संकेत और संख्याओं का निरूपण
   • डिजिटल संकेत: वोल्टेज को 0 और 1 पढ़ने की शर्तेंअवधारणा

     तार्किक मान और वोल्टेज अलग करें तथा इनपुट दहलीज़, शोर मार्जिन और प्रसार विलंब की गणना करें।

   • संख्या प्रणालियाँ और निश्चित चौड़ाई का निरूपणअवधारणा

     आधार रूपांतरण से आगे बढ़कर निरूपण सीमा, आवश्यक बिट और काटने से होने वाली त्रुटि की गणना करें।

2. लॉजिक गेट और सत्य सारणियाँ
   • बुनियादी गेट: AND, OR, NOT और BUFFERअवधारणा

     परिपथ प्रतीक और सत्य सारणी जोड़ें तथा कई गेटों से शर्तें बनाएँ।

   • NAND, NOR और निषेध प्रतीक पढ़नाअवधारणा

     निषेध का दायरा अलग करें और डी मॉर्गन के नियम से समान कार्य के प्रतीक और सूत्र जोड़ें।

   • XOR और XNOR: समानता, असमानता और समताअवधारणा

     दो-इनपुट XOR और अनेक-इनपुट समता में अंतर करें तथा त्रुटि पहचान की सीमा समझाएँ।

   • सार्वत्रिक गेट: केवल NAND से परिपथअवधारणा

     रचना द्वारा NAND और NOR की कार्यात्मक पूर्णता दिखाएँ तथा XOR के मध्यवर्ती संकेत जाँचें।

3. तार्किक सूत्र से परिपथ डिज़ाइन तक
   • बूलियन बीजगणित, समतुल्य रूपांतरण और कार्यान्वयन लागतअवधारणा

     डी मॉर्गन के नियम और गुणनखंडन से परिपथ बदलें तथा तार्किक समतुल्यता को टाइमिंग से अलग रखें।

   • सत्य सारणी से सूत्र तक: मिनटर्म, मैक्सटर्म, SOP और POSअवधारणा

     1 वाली और 0 वाली पंक्तियों से अलग-अलग वही फलन निकालें और उसे कार्नो मानचित्र के संकेतों से जोड़ें।

   • कार्नो मानचित्र और don’t-care की शर्तेंअवधारणा

     ग्रे कोड की पड़ोसी संरचना से सूत्र सरल करें और अनुपयोगी इनपुटों के बारे में मान्यताएँ स्पष्ट लिखें।

   • डिज़ाइन अभ्यास: विनिर्देश से तीन-इनपुट बहुमत परिपथ तकप्रयोग

     भाषा में लिखे विनिर्देश को पूर्ण सत्य सारणी में बदलें और न्यूनतमीकरण, कार्यान्वयन तथा पूर्ण जाँच जोड़ें।

4. पते और चयन परिपथ
   • डिकोडर, one-hot चयन और वैध इनपुटअवधारणा

     द्विआधारी पते को अलग चयन लाइनों में बदलें तथा enable, सीमा और चयन की अपरिवर्तनीय शर्तें बनाएँ।

   • एनकोडर और प्राथमिकता: कई अनुरोधों में से एक चुननाअवधारणा

     one-hot एनकोडर की इनपुट मान्यता और प्राथमिकता एनकोडर के valid तथा चयन परिणाम में अंतर करें।

   • DEMUX और डिकोडर: चुने पथ पर डेटा भेजनाअवधारणा

     MUX, DEMUX और डिकोडर की दिशा तथा भूमिका की तुलना करें और one-hot तथा one-hot-or-zero शर्तें जाँचें।

   • संकेत और पोर्ट: चौड़ाई, दिशा और समय का अनुबंधअवधारणा

     इंटरफ़ेस पढ़ें और संयोजन तथा अवस्था आउटपुट की जाँच के आधार अलग रखें।

   • सत्य सारणी से MUX और शैनन विस्तार तकअवधारणा

     चयन लॉजिक का सूत्र निकालें और किसी लॉजिक फलन को MUX में विभाजित करें।

5. अंकगणितीय परिपथ और तुलना
   • योजक और carry प्रसार संरचनाअवधारणा

     पूर्ण योजक के सूत्र निकालें और ripple carry के कार्य, चौड़ाई तथा विलंब का संयुक्त विश्लेषण करें।

   • द्विपूरक, चिह्न विस्तार और overflowअवधारणा

     सूत्रों और प्रतिउदाहरणों से signed बिट व्याख्या और जोड़ के overflow की शर्तें अलग करें।

   • तुलनित्र और सीमांत मानों का विनिर्देशअवधारणा

     एक ही बिट अनुक्रम की unsigned और signed तुलना अलग करें तथा सीमा शर्तें जाँचें।

6. लैच, फ्लिप-फ्लॉप और अवस्था संग्रहण
   • स्मृति की शुरुआत: फ़ीडबैक और SR तथा D लैचअवधारणा

     परस्पर युग्मन की दो स्थिर अवस्थाएँ समझें तथा SR के निषिद्ध इनपुट और D लैच के पारदर्शी अंतराल समझाएँ।

   • D फ्लिप-फ्लॉप: स्तर से किनारे तकअवधारणा

     लैच और फ्लिप-फ्लॉप के अद्यतन समय की तुलना करें और रजिस्टर, setup तथा hold का अर्थ जोड़ें।

   • फ्लिप-फ्लॉप, enable और नियंत्रण प्राथमिकताअवधारणा

     मान बनाए रखना, लोड और reset को अगली अवस्था के सूत्र से परिभाषित करें तथा अनचाही clock gating से बचें।

   • तुल्यकालिक अवस्था संक्रमण और क्लॉक की भूमिकाअवधारणा

     तुल्यकालिक सिस्टम को समान पुरानी अवस्था पढ़ने वाले रजिस्टरों के समूह की तरह समझें।

7. MUX का RTL कार्यान्वयन और सत्यापन
   • संयोजन चयन और पंजीकृत आउटपुट का विलंबअवधारणा

     MUX का परिणाम रजिस्टर में रखने पर इंटरफ़ेस और विलंब कैसे बदलते हैं, इसका विश्लेषण करें।

   • संयोजन RTL और पूर्ण असाइनमेंटअवधारणा

     conditional ऑपरेटर और always_comb से एक ही फलन लिखें तथा लैच बनाने वाली छूटी असाइनमेंट खोजें।

   • अभ्यास: MUX की पूर्ण जाँच और पंजीकृत आउटपुट विश्लेषणप्रयोग

     एक ही इनपुट को संयोजन पथ और रजिस्टर पथ पर लगाएँ तथा सत्य सारणी और नमूना समय से परिणाम जाँचें।

   • तरंगरूप में नमूना समय और कारण-परिणामअवधारणा

     संयोजन स्थिरीकरण, क्लॉक कैप्चर और घटनाक्रम अलग करके तरंगरूप पढ़ें।

   • MUX सत्यापन: पूर्ण जाँच और गुणअवधारणा

     संयोजन इनपुट कवरेज और संग्रहण व्यवहार अलग जाँचें तथा प्रतिउदाहरण छोटा करें।

   • डिज़ाइन जाँच: चयन परिपथ की समतुल्यता और अवलोकन समयजाँच

     केवल सत्य सारणी से पूरी होने वाली जाँच और क्लॉक अवलोकन माँगने वाली जाँच अलग करें।

8. काउंटर और तुल्यकालिक अवस्था अद्यतन
   • अवस्थाओं की संख्या, काउंटर की चौड़ाई और अप्रयुक्त कोडअवधारणा

     गिनती की सीमा से संग्रहण बिटों की संख्या निकालें और अवैध अवस्था से वापसी की नीति तय करें।

   • काउंटर की अगली अवस्था और reset की प्राथमिकताअवधारणा

     वृद्धि, धारण, reset और वापस घूमने को एक विनिर्देश में रखें तथा हर किनारे का परिणाम निकालें।

   • Nonblocking assignment और एक साथ अवस्था अद्यतनअवधारणा

     पुराने और अगले मानों को अलग करके पाइपलाइन तथा काउंटर RTL का सही अर्थ निकालें।

   • अभ्यास: काउंटर reset, चक्रीय वापसी और invariant की जाँचप्रयोग

     हर उदयी किनारे की अवस्था को संदर्भ मॉडल से मिलाएँ और प्रारंभिक मान, reset तथा बिट चौड़ाई के प्रभाव अलग करें।

   • मॉड्यूलर, saturating काउंटर और समाप्ति पल्सअवधारणा

     अधिकतम मान की नीति और terminal-count सिग्नल का सही चक्र डिज़ाइन करें।

   • काउंटर debugging और न्यूनतम प्रतिउदाहरणअवधारणा

     Reset, enable और चक्रीय सीमा के दोष अलग करने वाले छोटे परीक्षण बनाएँ।

   • डिज़ाइन जाँच: चौड़ाई, प्राथमिकता और चक्रीय सीमाजाँच

     दिए गए अवस्था-संक्रमण विनिर्देश से सीमांत मानों और एक साथ आने वाले नियंत्रण इनपुटों का निर्णय करें।

9. शिफ्ट रजिस्टर और डेटा प्रवाह
   • वेक्टर इंडेक्स, बिट क्रम और चिह्नअवधारणा

     बिट संख्या, क्रमिक प्रेषण क्रम और अंकगणितीय अर्थ को अलग करके डेटा पथ पढ़ें।

   • क्रमिक इनपुट और फ़्रेम की सीमाएँअवधारणा

     इनपुट क्रम और मान्य किनारे तय करें तथा serial-to-parallel रूपांतरण में बिटों के स्थान निकालें।

   • शिफ्ट रजिस्टर के अवस्था समीकरणअवधारणा

     बिट स्थानांतरण को वेक्टर अवस्था-संक्रमण में लिखें और संग्रहण लंबाई को आउटपुट विलंब से जोड़ें।

   • Slice, concatenation और replication की चौड़ाईअवधारणा

     जुड़े सिग्नलों की कुल चौड़ाई और मान सुरक्षित रखने की शर्तें निकालकर डेटा पथ बनाएँ।

   • अभ्यास: क्रमिक डेटा के स्थानांतरण और बिट क्रम की जाँचप्रयोग

     बिट क्रम और पूर्णांक संदर्भ मॉडल से दिशा, खोने वाले बिट और reset के बाद के विलंब की जाँच करें।

   • चक्र विलंब और थ्रूपुट में अंतरअवधारणा

     N-चरण delay line का अवलोकन आधार तय करें और latency तथा throughput की मात्रात्मक गणना करें।

   • शिफ्ट परिपथ सत्यापन और डेटा/valid संरेखणअवधारणा

     सममित पैटर्न से छिपने वाले दोष और valid सिग्नल का एक-चक्र विस्थापन खोजें।

   • डिज़ाइन जाँच: विलंब, संरेखण और इनपुट संरक्षणजाँच

     Shift की दिशा के साथ मान्य डेटा के स्थानांतरण की संख्या और अवलोकन आधार भी जाँचें।

10. टाइमिंग, वास्तविक इनपुट और अवस्था मशीन
    • Setup, hold और timing बजटअवधारणा

      अधिकतम और न्यूनतम पथ विलंब अलग करें तथा क्लॉक आवृत्ति से स्वतंत्र hold शर्त निकालें।

    • लॉजिक hazard और समतुल्य व्यंजकों की सीमाएँअवधारणा

      देखें कि स्थिर अवस्था में समान दो परिपथ प्रसार विलंब के कारण अलग क्षणिक तरंगरूप कैसे बना सकते हैं।

    • क्लॉक डोमेन सीमा और metastabilityअवधारणा

      दो-चरण synchronizer की सीमा समझें और एकल बिट, छोटे पल्स तथा बहु-बिट हस्तांतरण अलग करें।

    • वास्तविक बटन इनपुट: synchronization, debounce और एक eventअवधारणा

      अतुल्यकालिक इनपुट synchronization और संपर्क bounce हटाने को अलग करें तथा लगातार samples पर आधारित debouncer बनाएँ।

    • अवस्था मशीन: अवस्था, संक्रमण और आउटपुट को अलग करनाअवधारणा

      विनिर्देश तालिका से FSM बनाएँ और Moore/Mealy आउटपुट, अवैध अवस्थाएँ तथा अनुरोध नीति की तुलना करें।

    • सत्यापन योजना, coverage और स्वतंत्र संदर्भ मॉडलअवधारणा

      परीक्षण पास होने और विनिर्देश पूरा होने में अंतर करें तथा सीमा, संयुक्त शर्त और न्यूनतम प्रतिउदाहरण को योजना से जोड़ें।

    • समेकित डिज़ाइन: अतिव्यापी 101 पैटर्न संसूचकअवधारणा

      एक डिज़ाइन में न्यूनतम आवश्यक अवस्था, इनपुट valid, रजिस्टर वाला आउटपुट और स्वतंत्र संदर्भ सत्यापन लागू करें।

11. वैकल्पिक उन्नत अध्ययन · अंकगणितीय डेटा-पथ
    • ALU और zero, negative, carry, overflow फ्लैगअवधारणा

      साझा योजक से ADD/SUB बनाएँ, carry और signed overflow अलग रखें और तुलना की शर्तें व्युत्पन्न करें।

    • बैरल शिफ्टर और चरणवार MUXअवधारणा

      परिवर्तनीय शिफ्ट को 1, 2, 4, 8 स्थानों वाले MUX चरणों से बनाएँ और दिशा साझाकरण, चिह्न भरने तथा सीमा से बड़े शिफ्ट सँभालें।

    • स्थिर बिंदु, पूर्णांकन और संतृप्तिअवधारणा

      W,F से संख्यात्मक सीमा तय करें और guard/sticky पर आधारित ties-to-even पूर्णांकन के बाद संतृप्ति लागू करें।

    • बहु-चक्र unsigned shift-add गुणकअवधारणा

      आंशिक गुणनफलों का संचयन W क्लॉक में बाँटें और स्वीकृति व पूर्णता का समय, अंतिम संचयन, चौड़ाई तथा अपरिवर्तनीय शर्त सत्यापित करें।

12. वैकल्पिक उन्नत अध्ययन · मेमोरी और FIFO
    • तुल्यकालिक मेमोरी और पढ़ने-लिखने के टकराव का अनुबंधअवधारणा

      रजिस्टर्ड पढ़ने के उत्तर का समय और read-first, write-first, no-change अलग पहचानें तथा valid और पते के आरंभीकरण की अलग जिम्मेदारियाँ तय करें।

    • दो पढ़ने और एक लिखने वाले पोर्ट की रजिस्टर फाइल तथा बाइपासअवधारणा

      दो स्वतंत्र पढ़ने वाले पोर्ट और तुल्यकालिक लिखना बनाएँ; हर पते की टक्कर पर बाइपास तथा आरंभीकरण और valid नीति जाँचें।

    • एक क्लॉक वाले FIFO के पॉइंटर और सीमा नीतिअवधारणा

      गहराई 4 के FIFO के पॉइंटर और occupancy बनाएँ तथा empty और full में एक साथ push/pop स्वीकार होने की शर्तें स्पष्ट करें।

    • FIFO और मेमोरी की सत्यापन योजना तथा स्वतंत्र स्कोरबोर्डअवधारणा

      कार्यान्वयन के पॉइंटरों से स्वतंत्र queue स्कोरबोर्ड बनाएँ और सीमा, reset, valid तथा अनारंभित पढ़ने को सत्यापन योजना से जोड़ें।

13. वैकल्पिक उन्नत अध्ययन · पाइपलाइन और इंटरफ़ेस
    • Ready/valid और एक स्थान वाला लचीला बफरअवधारणा

      रुक सकने वाले डेटापाथ में बिना हानि या दोहराव के स्थानांतरण तथा एक साथ इनपुट-आउटपुट के नियम बनाएँ।

    • गुणा-जोड़ पाइपलाइन और डेटा का संरेखणअवधारणा

      गणना को रजिस्टर सीमाओं पर बाँटें और डेटा, valid तथा सहायक ऑपरेंड एक ही लेनदेन के साथ संरेखित रखें।

    • रुक सकने वाली पाइपलाइन और बैकप्रेशरअवधारणा

      हर चरण का ready निकालकर रुकावट और एक साथ आगे बढ़ने में डेटा की हानि, दोहराव और दोबारा गणना रोकें।

    • रजिस्टर इंटरफेस और पार्श्व प्रभाव का समयअवधारणा

      पता, बाइट लेखन और उत्तर रुकने के नियम तय करें ताकि हर अनुरोध ठीक एक बार अवस्था बदलने की क्रिया कराए।

    • समग्र अभ्यास: UART प्रेषक और फ्रेम टाइमिंगअवधारणा

      विभाजन काउंटर, शिफ्ट रजिस्टर और प्रवाह नियंत्रण जोड़कर 8N1 फ्रेम बनाएँ तथा बिट सीमाएँ सत्यापित करें।