Altifigence Academy
← Il mio apprendimento

Progettazione RTL: array sistolici

Indice del corso

Indice del corso
01Matrici e contratti aritmetici
Associa i prodotti scalari agli elementi di elaborazioneConcetto
Prodotti con segno e larghezza dell'accumulatoreConcetto
Politica di uscita a virgola fissaConcetto
Verifica il contratto aritmeticoVerifica
02Elementi di elaborazione e token validi
Il contratto a un singolo fronte di salitaConcetto
Laboratorio: elemento di elaborazione MAC con segnoEsercitazione
Flag valid, tag e svuotamentoConcetto
Verifica il controllo degli elementi di elaborazioneVerifica
03Array e pianificazione degli ingressi
Flusso con uscite stazionarie e altri flussi di datiConcetto
Laboratorio: array 2×2 con ingressi sfasatiEsercitazione
Scala a N×N e conta i fronti di completamentoConcetto
Verifica pianificazione e completamentoVerifica
04Suddivisione in blocchi, banda e controllo del flusso
Suddivisione in blocchi e riempimento ai confiniConcetto
Banda e utilizzo utileConcetto
Laboratorio: contropressione e resetEsercitazione
Verifica riempimento e bandaVerifica
05Verifica e progetto finale
Scoreboard e invariantiConcetto
Progetta prove con segno e ai limitiConcetto
Progetto finale: modello di verifica N×N suddiviso in blocchiEsercitazione
Revisione dell'integrazione RTL ed estensioniConcetto

La scelta vale per questo browser. Puoi modificarla in qualsiasi momento dal piè di pagina.

Archiviazione necessaria

Supporta accesso sicuro, dati e impostazioni richiesti e le tue scelte di privacy.

Sempre attivo

Nessun tracciatore pubblicitario o analitico. La scelta dura 180 giorni ed è separata dall’accesso o dall’accettazione delle condizioni.