RTL-Entwurf: Datenpfade und Pipelines
Legen Sie numerische und taktbezogene Verhaltensregeln fest und entwerfen Sie anschließend eine ALU, ein Steuerwerk, eine Pipeline und Puffer mit Ready-Valid-Protokoll. Vier ausführbare Praktika mit Referenzmodellen prüfen arithmetische Grenzfälle, Wartezyklen, FIFOs und die Reihenfolge vor einem Abschlussprojekt zur Verarbeitung eines Datenstroms.
Das wirst du lernen
- Bitbreiten, Vorzeicheninterpretation, Übertrag und Überlauf unterscheiden
- Registertransfers, FSM-Steuerung und synchronen Speicher zeitlich planen
- Latenz, Durchsatz und Initiierungsintervall berechnen
- Ready-Valid-Wartezyklen und FIFO-Grenzfälle ohne Datenverlust behandeln
- Scoreboard-Prüfungen für Abhängigkeiten und Reset entwickeln
- Ein Abschlussprojekt zur Datenstromverarbeitung mit eigenständigen Modellen verifizieren
Bevor du beginnst
Diese Browserübungen verwenden Lehrmodelle und kompilieren oder starten kein HDL. Um den Quellcode separat auszuführen, folge der Digital Design Studio-Anleitung für dein Betriebssystem und melde dich an, wenn der Vorgang es erfordert.
Installation und erster Start ↗ · Downloads ↗Lehrplan
- Numerische und arithmetische Verhaltensregeln
- Aus einer Gleichung eine Datenpfadspezifikation machenKonzept
Definieren Sie neben der Arithmetik auch Bitbreiten, Übernahmeereignisse und gültige Ergebnisse.
- Bitbreiten, Vorzeichenerweiterung und ÜberlaufKonzept
Unterscheiden Sie Interpretation, Erweiterung und Verringerung der Bitbreite anhand von Zahlenbeispielen.
- Praktikum: Referenzmodell einer Acht-Bit-ALUÜbung
Prüfen Sie ADD, SUB, AND, XOR, Übertrag und Entlehnung in einem eigenständigen Programm.
- Wissensprüfung: Übertrag und vorzeichenbehafteter ÜberlaufWissensprüfung
Unterscheiden Sie numerische Grenzen bei vorzeichenloser und vorzeichenbehafteter Interpretation.
- Registertransfers und Steuerung
- Registertransfers an Taktflanken lesenKonzept
Trennen Sie alten und nächsten Zustand und verfolgen Sie, wie Freigaben gespeicherte Werte erhalten.
- Gemeinsam genutzte Ressourcen mit einer FSM zeitlich planenKonzept
Akkumulieren Sie vier Werte mit einem Addierer und definieren Sie Zustandsübergänge und Erfassung.
- Zeitliche Verhaltensregeln für Speicheranfragen und AntwortenKonzept
Unterscheiden Sie synchrone Lesezugriffe, verzögerte Tags und Kollisionen an derselben Adresse.
- Wissensprüfung: ein fertiges Ergebnis erhaltenWissensprüfung
Trennen Sie die Ausgabe im DONE-Zustand von der Übernahme der nächsten Anfrage.
- Pipeline-Timing und Durchsatz
- Die vollständige Transaktion an Pipeline-Grenzen speichernKonzept
Teilen Sie Addition und Skalierung auf und halten Sie valid, Tag und Bitbreiten aufeinander abgestimmt.
- Latenz, Durchsatz und InitiierungsintervallKonzept
Berechnen Sie die Verzögerung einer einzelnen Transaktion getrennt von der dauerhaften Abschlussrate.
- Praktikum: zwei Stufen und Leerstellen verfolgenÜbung
Berechnen Sie den Folgezustand aus dem alten Zustand und vergleichen Sie Ausgabe-Tags, Werte und Flanken.
- Wissensprüfung: die Bedeutung von II=1Wissensprüfung
Verwechseln Sie die Stufenanzahl nicht mit dem dauerhaften Durchsatz.
- Ready-Valid-Flusssteuerung
- Übernahmeereignisse und Stabilität während WartezyklenKonzept
Ordnen Sie Sender und Empfänger ihre Aufgaben zu und erhalten Sie angehaltene Nutzdaten.
- Ein elastisches Register mit einem Speicherplatz entwerfenKonzept
Übernehmen Sie in einen leeren Platz oder ersetzen Sie ein gleichzeitig verbrauchtes Element.
- Praktikum: 1024 Wartefolgen prüfenÜbung
Prüfen Sie Halten, Ersetzen und Leeren mit allen Ready-Folgen über zehn Takte.
- Wissensprüfung: eine wartende Transaktion zählenWissensprüfung
Unterscheiden Sie die Dauer von valid von der tatsächlichen Handshake-Anzahl.
- FIFO- und Abhängigkeitsgrenzen
- FIFO: leer, voll und gleichzeitige ÜbertragungenKonzept
Trennen Sie Belegung und Zeiger und spezifizieren Sie Einfügen und Entnehmen an den Grenzen.
- Abhängigkeiten, Ressourcenkonflikte und ErgebnisweiterleitungKonzept
Vergleichen Sie Wartezyklen und Ergebnisweiterleitung, wenn eine Operation ein früheres Ergebnis benötigt.
- Die Transaktionsbilanz bei Leeren und Reset erhaltenKonzept
Trennen Sie Abbruch und Ausgabe und stimmen Sie den Gültigkeitszustand mit Erwartungswarteschlangen ab.
- Wissensprüfung: Ersatz in einem vollen FIFOWissensprüfung
Berechnen Sie Belegung und Reihenfolge bei gleichzeitigem Einfügen und Entnehmen.
- Verifikation und ein Rechner für Datenströme
- Ein Scoreboard mit lokalen Invarianten kombinierenKonzept
Prüfen Sie Werte, Reihenfolge, Belegung und Wartestabilität anhand übernommener Transaktionen.
- Abschlusspraktikum: FIFO und zweistufiger Rechner für DatenströmeÜbung
Verbinden Sie einen Eingabe-FIFO mit Tiefe zwei, zwei elastische Stufen und ein Scoreboard.
- Leistung messen und den Entwurf prüfenKonzept
Definieren Sie Beobachtungsfenster, diagnostizieren Sie Wartezyklen und begrenzen Sie Modellaussagen.
- Abschlussprüfung: verlustfreie Wartezyklen und AuslaufenWissensprüfung
Kombinieren Sie Arithmetik, Bilanz ausstehender Arbeit und Abschlussbedingungen.